

「FPGA XC3S500E-VQ208 (208ピン) + 2M バイト高速 SRAM 基板」と「画像ベースボード」で構成する本格的な画像 処理回路の詳細を紹介する. (編集部)

# フレーム・メモリ付き画像制御回路 で行った実験

第1章で紹介した「XC3S500E-VQ208(208ピン)+2M バイト高速 SRAM 基板」CQ-SP3E208を使って,

- SCCB( Serial Camera Control Bus )インターフェース を介した CMOS カメラの設定
- CMOS カメラからのデータをフレーム・メモリに記録
- フレーム・メモリのデータをアナログ VGA に出力
- ●マイクロプロセッサによる画像ピクセルへのアクセス
- ●マイクロプロセッサによる画像キャプチャの制御 などを行いました。

本章ではこの画像制御回路の構成を詳しく紹介し,マイクロプロセッサのプログラムもしくはVHDLソースを書き換えることにより各種画像応用システムを構成する助けとします.

第1章で行った実験は,次の3種類です.

カメラから30フレーム/s で出力した画像データをフレーム・メモリに記録し,同じフレーム・メモリから60フレーム/s で読み出した画像データをアナログ VGA に出力し表示する.

カメラ画像をフレーム・メモリ0,フレーム・メモリ1に 記録する.マイクロプロセッサから各フレームのピクセ ル・データを読み出し,差分データをフレーム・メモリ2に書き込んでアナログ VGA に表示するソフトウェア差分処理の実験.

カメラ画像をフレーム・メモリ0に記録し,次にフレーム・メモリ0から読み出したデータとカメラ・データの差分をFPGAで演算する.その結果をフレーム・メモリ1に記録し,アナログVGAに表示するハードウェア差分処理の実験.

# 2 画像ベースボード、フレーム・メモリ基板、Interface 誌付属 SH7144基板で構成した画像処理システム

図1は本誌2007年8月号で紹介した画像ベースボード CQ-SP3EDWの回路図です、この回路図の

● 40 ピン・プラグ J<sub>1</sub>

● 34 ピン・プラグ J<sub>2</sub>

● 20 ピン・プラグ J<sub>12</sub>

CQ-SP3E208 は基板上に 48MHz クロック・モジュール を実装していますが, 今回の実験では CQ-SH7144 のクロッ

KeyWord

フレーム・メモリ付き画像制御回路, SCCB, デジタルCMOSカメラ, RGB: 565モード, CPUによる差分演算処理, ハードウェアによる差分





図1 画像ベースボード CQ-SP3EDW の回路図

画像用 D-A コンパータ ADV7125,マイクロプロセッサ ADuC7026,USB-シリアル変換 IC CP2102,液晶バックライト用 LED 駆動回路,3.3V スイッチング・レ ギュレータなどを備える.本誌 2007 年 8 月号で紹介したもの.

# Part2 FPGA基板で始める 画像処理回路入門



クBCLK(48MHz)を使いました.

CPUと FPGA のクロックの位相が一致しているとタイミング設計が容易になります.

Interface 誌付属基板としては2007年5月号のCQ-V850 もあります、こちらも機会をみて試してみたいと思います、

画像ベースボード上に ADuC7026 が実装されています. SCCB の制御などはこの CPU で行うことも可能ですが,外部メモリ空間は合計 512K バイトしか利用できません. 2M バイトのフレーム・メモリを直接アクセスするためには GPIO によるバンク操作などの工夫が必要になります.今回は ADuC7026 は SCCB の制御には使いません.

# フレーム・メモリを含む画像制御回 路の構成

図2は今回の実験に使ったフレーム・メモリ付き画像回路の構成図です、灰色の部分はFPGA内部の回路です。

今月号の付属 CD-ROM には VHDL のソース・コードを 収録しています. 図3 は実験のため FPGA に実装した回路 モジュールの階層構成です. ソース解読の参考になると思います.

回路モジュールFM\_REG\_CTRLはCPUインターフェースとFPGAの制御レジスタを記述しています. CPUは**図**4に示す制御レジスタを介して画像制御回路をコントロールします.

今回の実験にはInterface 誌付属基板 CQ-SH7144 を使い, 画像制御レジスタおよびフレーム・メモリはSH7144 のCS2 空間に配置しました.

画像制御レジスタは**図**5のメモリ・マップに示すように 900000番地~90000B番地

に配置しました.

3

2M バイトの画像フレーム・メモリはそれぞれ,




図3 FPGA に実装した回路モジュールの階層構造



A00000 番地 ~ A95FFF番地フレーム0A96000 番地 ~ B2BFFF番地フレーム1B2C000 番地 ~ BC1FFF番地フレーム2に配置しています .

図6は画像制御回路の主要なタイミング信号と構成モジュールをブロック図で表示したものです.図2の構成図はVHDLソースの記述モジュール間の信号の流れを図示し

ただけですが、**図**6は制御信号とデータを実際の流れに即して表示しています.

# デジタル CMOS カメラのインター フェース設定

VGA カメラ・モジュール KBCR-M03VG はSCCB シリ




写真1 画像ベースボード,FPGA + フレーム・メモリ基 板,Interface 誌付属SH7144 基板で構成した画像 処理システム





図2 フレーム・メモリを含む画像制御回路の構成図

灰色の部分はFPGAの内部回路

# Part2 FPGA基板で始める



デフォルト

Start Bit

Read Bit

0

ビット番号 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 0 0 0 0 0 0 デフォルト Reserved Subtract Subtract Play Frame Capture Enable Start Capture Frame

Capture Start : 1を書くと録画スタート:1フレーム・キャプチャ後,

自動的に0になる

Capture Frame : 録画先フレーム・メモリ選択(0,1,2) : 再生元フレーム・メモリ選択(0,1,2) Play Frame

Subtract Enable: 1でフレーム差分をとる.原画像からSubtract Frameの

画像を減算する

Subtract Frame : 原画像から減算するフレーム・メモリを選択する (0,1,2).

(a) 0x900000: Capture/Play Control

ビット番号 13 12 10 3 2 0 0 0 0 0 0 0 0 0 0 デフォルト 0 0 0 0 0 0 Serial Data Serial Address

Serial Address:シリアル通信(I<sup>2</sup>C)アドレス : シリアル通信( l<sup>2</sup>C ) データ Serial Data

(c) 0x900004 : Serial Address/Data

15 14 13 12 11 10 9 8 6 5 4 3 0 ビット番号 デフォルト 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Test Reset

0

:0でシリアル書き込み.1でシリアル読み出し.

(b) 0x900002: Serial Control

0 0 0

: 1 を書くとシリアル通信(I<sup>2</sup>C)スタート.通信終了後,

Reserved

0 0 0 0

自動的に0になる。

Mode Start SramAccessEnb RSTB

0

Start

Bit

Read Bit

Reset Start : テスト用. さしあたり使用しない. :1で赤一色,2で緑一色,3で青一色をVGAに出力. Test Mode **RSTB** : 1でRSTB端子(CCDカメラのCS端子)がHになる SramAccessEnb:1でマイコンからSRAMへの書き込み,読み出しが可能

になる.このときCCDカメラからSRAMへの書き込みは

できない.

(d) 0x900006: Miscellaneous

ビット番号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
デフォルト	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	Reserved			Input GPIOs								Output GPIOs				

Reserved Manual Manual LED0 LED Manual LED1 Mode

**Output GPIOs** : GPIO0~3に出力する値

Manual LED Mode : 1でManual LED Mode, 0でAuto LED

Mode(自動発光)

Manual LED0, Manual LED1: 1を書くとLED端子が" H"になる( Manual LED Modeが1のとき) Input GPIOs : GPIO4~7の状態が入る(GPIO5と6は無効)

(e) 0x900008: GPIO Control


### 図4 制御レジスタ(FM\_REG\_CTRL) =

CPU はこの制御レジスタを介して画像制御回路をコントロールする.

ビット番号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
デフォルト	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	LED1 Delay								LED0 Delay								

LED0 Delay: VSYNCからLED0が光るまでのライン数( Auto LED Mode時 ) LED1 Delay: VSYNCからLED1が光るまでのライン数( Auto LED Mode時 )

(f) 0x90000A: LED Delay



0xBC 2000

0xC0 0000

nCS(SHマイコンのCS2出力)で アクセスするときのメモリ・マップ \*\*\*\*\*\*




図6 フレーム・メモリを含む画像制御回路の制御プロック図

FPGA フレーム・メモリ・コントローラ(マイコン SRAM アクセスあり)

# FPGA基板で始める 画像処理回路入門

アル・インターフェースを介して内部レジスタの設定を行 う必要があります.SCCB はI<sup>2</sup>C に類似したシリアル通信

SCCBは図2に示す2本の信号線

仕様です.

● SDA データ線( 双方向 )

● SCLK クロック

を介してデータの送受信を行います.

**図**2の回路 FM\_CTL はI<sup>2</sup>Cの制御回路をハードウェアで備えています. CPU からは**図4(**c**)**に示す

● シリアル・アドレス/データ・レジスタ 900004 に必要なアドレスとデータを書き込んだ上で**図**4(b)の

● シリアル制御レジスタ 900002

のビット0 = Start Bit( Serial Start )を' 1 'に設定するだけです.

シリアル通信が完了すると,このビットが 0 'になるのでCPU はこのビット変化をポーリングで待ちます.

**リスト**1 はカメラ画像をアナログ RGB ディスプレイに動画表示するプログラムです.カメラ・モジュールを RGB : 565 モードに設定するために

SADDT=0x111F; //RGB: 565 出力

SCTRL=0x0001;

while((SCTRL&0x0001)==1) {}

と記述しています.

カメラ内部レジスタの値を読み出したい時は図4(b)を

Read Bit = 1

Start Bit = 1

とします. SCCB シーケンスが終了すると**図4(c)**のレジスタにシリアル・データが格納されるので, CPU から読み出します.

# デジタル CMOS カメラの画像入力の メモリ制御

3枚の画像フレーム・メモリは録画/表示に関してまったく同じ役割を果たしています. **図4(a)**の Capture/Play Control レジスタは,画像フレーム・メモリの読み出し/書き込みを制御するレジスタです.

デジタルCMOSカメラの画像をキャプチャ(録画)したい時は.

録画先フレーム・メモリをCapture Frame(ビット2~1)で選択した上で

録画開始ビット(ビット0)を1に設定 します.

**図**7はフレーム・メモリ制御のタイミング図です.カメラ・データは24MHzのPCLKに同期して書き込まれます. RGB:565フォーマットの場合,

- 偶数(even)タイミング R(5ビット)+G(3ビット)
- 奇数(odd)タイミング G(3ビット)+B(5ビット) で入力するので,パイプライン処理によりRGB16ビットに変換します.

#### 画像フレーム・メモリのタイミング制御

Capture/Play Control レジスタは,画像の表示も制御します.ビット4とビット3で指定されたフレーム・メモリから,16ビット画像データを,画像用D-AコンバータADV7125とTFT液晶表示回路に送り出します.

画像フレーム・メモリとFPGA は1パスで接続されています.カメラ画像の入力と表示のための読み出しは競合します.この二つのメモリ・アクセスを"見かけ上同時に"行うために,時分割アクセスを行っています.

16 ビット画像データを VGA 表示するために必要なピクセル・クロック・レートは,24MHz です.メモリのアクセスを 48MHz で行うと,2 回アクセス可能です.

**図**7のタイミング図で「SRAMのデータ」にこのしくみを表示しています.

- MCLK = "L"のタイミングで...カメラ入力
- MCLK = " H "のタイミングで… VGA 画像表示出力を行っています。

# 画像データのリアルタイム・ハード ウェア処理

カメラ・モジュール KBCR-M03VG の VGA 出力は30 フレーム/s ですから , 時分割アクセスのタイミングに余裕が出ます . 図7のタイミング・チャートは , このタイミングを利用して , 直前のカメラ・データの読み出し( read back )を行っています .

この機能を利用することにより,フレーム・データのリアルタイム・ハードウェア処理を行うことができます. **図** 4(a)Capture/Play Control レジスタの(Subtract Enable)は,この機能を有効にするビットです.演算対象のフレー

#### ADRES 6 9 8 8 6 9 8 8 8 8 8 8 8 9 9 9 \*\*\*\*\*\*\*\*\*\*\*\*\*\* ESST KIONELOOD OFF

#### リスト1 カメラ画像をアナログRGBディスプレイに動画表示するプログラム

```
#include<stdio.h>
#define
               CPCTRL
                         (*((unsigned short *)0x00900000))
#define
               SCTRL
                         (*((unsigned short *)0x00900002))
#define
               SADDT
                         (*((unsigned short *)0x00900004))
#define
               MTSC
                         (*((unsigned short *)0x00900006))
                         (*((unsigned short *)0x00900008))
#define
               TOCTRI.
                         (*((unsigned short *)0x0090000A))
#define
               LEDDLY
#define
               MEM0
                         (*((unsigned short *)0x00A00000))
                         (*((unsigned short *)0x00A96000))
               MEM1
#define
               MEM2
                         (*((unsigned short *)0x00B2C000))
#define
                         (*((unsigned short *)0xFFFF8622))
               SIDOL
#define
#define
               SWAIT
                         (*((unsigned short *)0xFFFF8624))
#define
               PACRI-1
                         (*((unsigned short *)0xFFFF838C))
                         (*((unsigned short *)0xFFFF83B0))
#define
               PEDR
#define
               PEIOR
                         (*((unsigned short *)0xFFFF83B4))
#define
               CMSTR
                         (*((unsigned short *)0xFFFF83D0))
#define
               CMCSR0
                         (*((unsigned short *)0xFFFF83D2))
                         (*((unsigned short *)0xFFFF83D4))
#define
               CMCNTO
#define
               CMCOR0
                         (*((unsigned short *)0xFFFF83D6))
#define WCR1 (*((unsigned short *)0xFFFF8624))
int i:
void wait():
void main(void)
  int i, k;
  int co3;
  unsigned short *SrcA;
  unsigned short *SrcB;
  unsigned short *DistA;
  unsigned short *DistB;
  unsigned short tmpus1, tmpus2;
  unsigned short rus1, rus2, rus3;
  short rshort1, rshort2, rshort3;
  unsigned short gus1, gus2, gus3;
  short gshort1, gshort2, gshort3;
  unsigned short bus1, bus2, bus3;
  short bshort1, bshort2, bshort3;
  unsigned short tmpshort;
  WCR1 = WCR1 & 0xF0FF | 0x0F00; // WAIT = 15, Memory cycle = 2+15
  PACRL1 = PACRL1 | 0x4000;
                                  // MD15MD=1, CK=OUT
  PEIOR = PEIOR | 0xE1FF;
                                  // default 0x0000, 1 is output, 0 is input, 1110 0001 1111 1111
     co3 = 0:
     SADDT=0x8012;
                                  // カメラ・モジュールのリセット
     SCTRL=0x0001;
      while ((SCTRL&0x0001) == 1) {}
                                  // 同期信号を設定;負論理
     SADDT=0x4011;
     SCTRL=0x0001;
      while ((SCTRL&0x0001) == 1) \{ \}
                                   // RGB/Raw RGB出力モード、オート・ホワイト・バランス禁止
     SADDT=0x1C12:
     SCTRI_{=}0 \times 0.001:
     while((SCTRL&0x0001) ==1) \{\}
                                   // RGB:565 出力
     SADDT=0x111F;
     SCTRL=0x0001:
     while((SCTRL&0x0001)==1) {}
      wait(75):
                                   // wait three frames
     if((PEDR\&0x1200) == 0x1200)  { // PE12(SW2) is 1, PE9(SW1) is 1
               CPCTRL=0x0001;
                                                      // capture to frame0, play frame0
               while((CPCTRL&0\times0001)==1) {}
      } else if((PEDR&0x1200) == 0x1000) { // PE12 is 1, PE9 is 0
               PEDR = 0x5555;
                                  // LED ON
               CPCTRL=0x0009;
                                                      // capture to frame0, play frame1
               while((CPCTRL&0\times0001)==1) {}
               PEDR = 0xAAAA;
                                  // LED OFF
               CPCTRL=0x010B:
                                                      // subtract from frame0, capture to frame1, play frame1
```

#### リスト1 カメラ画像をアナログRGB ディスプレイに動画表示するプログラム( つづき )

```
while((CPCTRL&0x0001)==1) {}
       else if((PEDR&0x1200)==0x0000) {
                                           // PE12 is 0, PE9 is 0
       else \{ // PE12 is 0, PE9 is 1
     SADDT=0x0941:
                                           // flash off
     SCTRL=0x0001:
     while((SCTRL&0x0001)==1) {}
     if(co3 == 2) co3 = 0;
     else co3++:
void wait(int w){
     CMCOR0 = 750-1;
     CMCNT0 = 0;
     CMCSR0 = 0x0001;
                                            // 24000000/32/750 = 1 mS
     CMSTR = 0x0001;
                                            // CMT0 start
     for(i=w; i>0; i--){
               while((CMCSR0 & 0x0080)==0)
               CMCSR0 = 0x0001;
     CMSTR = 0x0000;
                                           // CMT0 stop
```




図7 フレーム・メモリ制御タイミング図

#### 

#### リスト2 カメラ入力画像の差分をアナログRGBディスプレイに表示するプログラム

```
#include<stdio.h>
                                                                          SADDT=0x4011;
                                                                                                        // 同期信号を設定:負論理
#define
               CPCTRL
                         (*((unsigned short
                                                                          SCTRL=0x0001:
                                            *) 0~00900000))
                                                                          while((SCTRL&0x0001) == 1) {}
#define
               SCTRL
                          (*((unsigned short
                                                                                                       // RGB/Raw RGB出力モード,
オート・ホワイト・バランス禁止
                                            *)0~00900002))
                                                                          SADDT-0v1C12.
#define
               SADDT
                          (*(unsigned short
                                            *)0x00900004))
                                                                          SCTRL=0x0001:
#define
               MISC
                         (*((unsigned short
                                                                          while ((SCTRI_{\&}0 \times 0.001) == 1) \{ \}
                                            *)0x00900006))
#define
               TOCTRI
                          (*((unsigned short
                                                                          SADDT=0x111F:
                                            *)0x00900008))
                                                                                                        // RGB: 565.出力
#define
               LEDDLY
                                                                          SCTRL=0x0001;
                          (*((unsigned short
                                            *)0x0090000A))
                                                                          while((SCTRL&0x0001)==1) {}
#define
               MEMO
                          (*((unsigned short
                                                                          SADDT=0x2028;
                                                                          SCTRL=0x0001;
                                            *)0x00A00000))
#define
               MEM1
                          (*((unsigned short
                                                                          while((SCTRL&0x0001)==1) {}
                                            *)0x00A96000))
#define
               MEM2
                          (*((unsigned short
                                                                      while(1){
                                            *)0x00B2C000))
                                                                          wait(75);
                                                                                                        // wait three frames
                                                                          if((PEDR&0x1200) == 0x1200) { // PE12(SW2) is 1,}
#define
               SIDOL
                          (*((unsigned short
                                            *)0xFFFF8622))
                                                                    PE9(SW1) is 1
                                                                                    if(CalEnd == 0) {
#define
               SWATT
                          (*((unsigned short
                                                                                                                 // LED ON
                                            *)0xFFFF8624))
                                                                                              PEDR = 0 \times 5555:
                                                                                              CPCTRI_{i=0}\times0.001:
                                                                                                                  // capture to
                                                                                                           frame0, play frame0
#define
               PACRL1
                          (*((unsigned short
                                            *)0xFFFF838C))
                                                                                              while((CPCTRL&0x0001)==1) {}
#define
               PEDR
                          (*((unsigned short
                                                                                              wait(1000):
                                            *)0xFFFF83B0))
                                                                                              PEDR = 0xAAAA;
                                                                                                                  // LED OFF
#define
                PETOR
                          (*((unsigned short
                                                                                    } else {
                                            *)0xFFFF83B4))
                                                                                              CPCTRL=0x0000;
                                                                                                                 // play frame0
#define
               CMSTR
                          (*((unsigned short
                                            *)0xFFFF83D0))
                                                                          } else if((PEDR&0x1200) == 0x1000) {
                                                                                                        // PE12 is 1, PE9 is 0
#define
               CMCSR0
                          (*((unsigned short
                                            *)0xFFFF83D2))
                                                                                    if(CalEnd == 0) {
#define
               CMCNT0
                          (*((unsigned short
                                                                                             CPCTRL=0x000B;
                                            *)0xFFFF83D4))
                                                                                             // capture to frame1, play frame1
#define
               CMCORO
                          (*(unsigned short
                                                                                              while((CPCTRL&0\times0001)==1) {}
                                            *)0xFFFF83D6))
                                                                                              wait(1000);
                                                                                    } else {
#define WCR1 (*((unsigned short *)0xFFFF8624))
                                                                                              CPCTRI=0\times0008:
                                                                                                                 // play frame1
int i:
void wait();
                                                                          } else if((PEDR&0x1200) == 0x0200) {
                                                                                                        // PE12 is 0, PE9 is 1
                                                                          } else { // PE12 is 0, PE9 is 0
void main(void)
                                                                                    if(CalEnd == 0) {
  int i. k:
                                                                                             MISC=0x0020:
                                                                                                         // SRAM Access Enable
  int co3;
  unsigned short *SrcA;
  unsigned short *SrcB;
                                                                                              SrcA = &MEM0;
  unsigned short *DistA;
                                                                                              SrcB = &MEM1;
  unsigned short *DistB;
                                                                                              DistA = &MEM2;
  unsigned short tmpus1, tmpus2;
                                                                                              for(i = 0; i < 480; i++)
  unsigned short rus1, rus2, rus3;
                                                                                              for (k = 0; k < 640; k++)
  short rshort1, rshort2, rshort3;
                                                                                                                  tmpus1 =
  unsigned short gus1, gus2, gus3;
                                                                                                                   *(SrcA + k);
  short gshort1, gshort2, gshort3;
                                                                                                                  tmpus2 =
                                                                                                                   *(SrcB + k);
  unsigned short bus1, bus2, bus3;
                                                                                                        // Red difference
  short bshort1, bshort2, bshort3;
  unsigned short tmpshort;
                                                                                                                  rshort1 =
                                                                                                         (short) (tmpus1 >> 11);
  int CalEnd = 0;
                                                                                                                 rshort2 =
  WCR1 = WCR1 & 0xF0FF | 0x0F00;
                                                                                                         (short) (tmpus2 >> 11);
// WAIT = 15, Memory cycle = 2+15
                                                                                                                 rshort3 =
                                                                                                             rshort1 - rshort2;
  PACRL1 = PACRL1 | 0x4000;
                                                                                                                 if(rshort3 <
// MD15MD=1, CK=OUT
                                                                                                                0) rshort3 = 0:
  PEIOR = PEIOR | 0xE1FF;
                                                                                                                 rus3 =
    0x0000, 1 is output, 0 is input, 1110 0001 1111 1111
                                                                     (unsigned short)rshort3;
                                                                                                                  rus3 = rus3
     co3 = 0;
                                                                    << 11;
     SADDT=0x8012;
                                                                                                        // Green difference
                             // カメラ・モジュールのリセット
                                                                                                                  gshort1 =
     SCTRI=0x0001:
                                                                                              (short) ((tmpus1 >> 5) & 0x003F);
      while((SCTRL&0x0001)==1) {}
                                                                                                                  gshort2 =
                                                                                              (short)((tmpus2 >> 5) & 0x003F);
```

# Part2 FPGA基板で始める 画像処理回路入門

#### リスト2 カメラ入力画像の差分をアナログ RGB ディスプレイに表示するプログラム ( つづき )

```
CalEnd = 1:
            gshort3 :
                                                                MISC=0x0000;
       gshort1 - gshort2;
            if(gshort3 <
                                     // SRAM Access Disable
          0) gshort3 = 0;
                                                     } else {
            gus3 =
                                                                CPCTRL=0x0010:
 (unsigned short)gshort3;
                                     // play frame2
            gus3 = gus3
                     << 5:
                                                                       // flash off
  // Blue difference
                                           SADDT=0x0941:
            bshort1 =
                                           SCTRI_{i=0} \times 0.001:
(short) (tmpus1 & 0x001F):
                                           while((SCTRL&0x0001)==1) {}
            bshort2 =
(short) (tmpus2 & 0x001F);
                                           if(co3 == 2) co3 = 0;
            bshort3 =
                                           else co3++;
       bshort1 - bshort2;
            if(bshort3 <
          0) bshort3 = 0;
            bus3 =
                                    void wait(int w) {
                                           CMCOR0 = 750-1;
 (unsigned short)bshort3;
                                           CMCNT0 = 0;
            bus3 = bus3;
                                           CMCSR0 = 0 \times 0001:
                                                                        // 24000000/32/750 = 1 mS
            *(DistA + k)
                                           CMSTR = 0 \times 0001:
                                                                        // CMT0 start
    = rus3 + gus3 + bus3;
                                           for(i=w; i>0; i--){
                                                     while((CMCSR0 & 0x0080)==0)
  SrcA += 640:
                                                     CMCSR0 = 0 \times 0.001:
  SrcB += 640:
  DistA += 640:
                                           CMSTR = 0 \times 00000:
                                                                       // CMTO stop
```

ムはビット10とビット9(Subtract Frame)で指定します. CPUからピクセル・データをアクセスするときは,カメラと同じ,

● MCLK = "L"のタイミングで行います.

カメラ入力と CPU アクセスの切り替えは**図** 4(d) Miscellaneous レジスタのビット5(SramAccessEnb)で行います。

実際の画像録画制御は FPGA が行うので,ユーザは**図**4 の各レジスタに必要なデータを書き込むだけです.

# 8 画像処理実験のプログラム

リスト1はフレーム0にカメラ画像を取り込むと同時に,取り込んだ画像をVGA表示するためのプログラムです.開発にはイエローソフト社のコンパイラを使いました.CPUの仕事はカメラの初期設定とFPGAで構成する画像処理回路のレジスタ設定だけです.

30フレーム/sのカメラ・データを取りこぼすことなくキャプチャし,60フレーム/sでVGA表示します.表示レートが画像入力レートの2倍になるので,1コマごとに前後の画像がつなぎ合わさった画像が表示されます.

リスト2は複数のフレーム・メモリを活用した画像処理

の実験プログラムです. **図**8(a)に示す「CPUによる差分演算処理」と**図**8(b)に示す「ハードウェアによる差分」を試してみました.

その結果,第1章で紹介したように,

● 差分データ = 動いている物体

が差分画像となって表示されます.厳密には動く物体の"抜けあと"が残るので,実用にはもう少し複雑なアルゴリズムを開発する必要があります.

ここで示したかったことは,

- CPU のピクセル処理で処理アルゴリズムを検証し
- ●検証された処理アルゴリズムをハードウェアで高速化するという手順です.画像処理アルゴリズム開発の効率化と工学的な実用化をスムーズに行えます.

# 9 画像ベースボード開発の狙い


…画像アルゴリズムと画像処理IPの テスト・ベンチ

7月号付属基板の有効活用からスタートした画像ベースボードの開発ですが,今回のフレーム・メモリ搭載により多くの可能性が広がってきました.

画像処理回路は大量のデータを高速に処理することが求められます.CPLDやFPGAを使ったHDL回路設計のア




- ◆ PE12(SW2)が1でPE9(SW1)が1のときを繰り返すようにレジスタを書く.
   このときは1秒ごとにフレーム0の静止画が更新される.
- PE12(SW2)が1でPE9(SW1)が0のときを繰り返すようにレジスタを書く.
   このときは1秒ごとにフレーム1の静止画が更新される.
- PE12(SW2)が0でPE9(SW1)が0のとき キャプチャは停止され,CPUは のようにフレーム0と 1を読み,CPU内で差分をとり,結果をフレーム2に 書き込み表示する(この間約2秒かかる).その後 フレーム2の静止画(差分)が表示される(更新なし).
- ●(差分をとった後)PE12(SW2)が1でPE9(SW1)が1の ときフレーム0の静止画が表示される( , 更新なし).
- ●(差分をとった後)PE12(SW2)が1でPE9(SW1)が0の ときフレーム1の静止画が表示される(, 更新なし).
- ●(差分をとった後)PE12(SW2)が0でPE9(SW1)が0の ときフレーム2の静止画が表示される(,,更新なし).
- ●再度差分をとるにはCPUをリセットする.



(a) still hello.c (静止画モード, CPUで静的にフレーム差分をとる)

- PE12(SW2)が1でPE9(SW1)が1のときを繰り返すようにレジスタを書く...このときは普通の動画が見える.
- PE12(SW2)が1でPE9(SW1)が0のとき , , , …と繰り返すようにレジスタを書く.FPGA内で動的に差分がとられ表示される.
- ●レジスタを書く間隔は2フレーム分(66.7ms)なのでこの間隔で差分が更新・表示される.



(b) hello.c (動画モード,FPGAで動的にフレーム差分をとる)

#### 図8 CPU とFPG による複数のフレーム・メモリを活用した画像処理の実験プログラム

プリケーションとして真価を発揮できる分野です.

設計結果をすぐに目で確認できるので論理設計の教育ツールとしても有効です.最新のデジタルCMOSカメラやTFT液晶表示モジュールなどの入手ルートも開拓しました.教育,開発,研究用テスト・ベンチとして活用されることを期待しています.

えさき・まさやす (株)イーエスピー企画 代表取締役

#### 投稿募集!

今回紹介したFPGA 基板を使用した製作事例の投稿を歓迎します.テーマと概要をまとめた A4 用紙1,2ページのレポートを,下記のあて先までお送りください.編集部で検討し,記事の執筆を依頼させていただきます.本誌または本誌 Webサイトで採用させていただいた際には,弊社規定の原稿料をお支払いいたします.

〒170-8461 東京都豊島区巣鴨1-14-2 CQ出版(株)Design Wave Magazine編集部 E-mail: dwm\_edit@cqpub.co.jp